芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

小平同学,完成你的最后一篇,能保你在SMIC通吃不?O(∩_∩)O哈哈~

做半导体的永远都是在围绕摩尔定律(Moore's Law),不是只有device shrink和scaling down,还有后段的互连。对于user来讲,影响芯片主要的性能的一个就是功耗,还有一个就是速度。功耗当然就是要靠降低电压和漏电来解决,那速度呢?要么靠器件的驱动能力,要么靠减小R*C延迟。尤其到了纳米的CPU以及AP处理器时代,功耗和速度将是各家FAB的卖点。

传统的提高速度的方法就是集成,把多个芯片结合在一起减少芯片之间的互连电阻,同样的道理,到了纳米时代我们的互连越来越复杂,导致了互连的电阻以及电容将会是CPU或AP处理器的主要杀手。所以如果要提高速度或运算频率,就必须降低R*C延迟(Resistance - Capacitance),而“R”主要来自金属互连导线的电阻,而“C”主要来自金属间介质电容。

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

那如何降低“R”和“C”呢?后段互连传统的亚微米制程用的还是铝(Al)和SiO2,到了0.18um和0.13um时代首先开始引入Low-K,我们知道SiO2的k值是3.9,在不改变工艺的情况下,最简单的就是掺入“F”变成FSG(Fluorinated Silicate Glass),它的K值可以降到3.2~3.6。而制程走向28nm以下的时候这个K值必须也一路降到2.7以下才可以balance RC delay的问题,否则你的transistor做的再好也没用速度也跟不上来,主频也就上不来了。而如果要做到k值2.7以下就必须引入一种叫做porus low-K的material了(称K>2.7的叫做Bulk Low-K,K<2.7的就叫做Porus Low-K),类似掺入空气并联的电容(因为空气的k值是“1”)。

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

说起Low-K,tsmc和UMC在0.13um-node的SOC上还竞争过,tsmc用的是AMAT传统的CVD的Low-K (~2.9),名字叫做“Black Diamond”。而UMC用的是Dow Chemical Co公司的SOD(Spin-On-Dielectric)技术,名字叫做SiLK (~2.7)。看起来UMC稍胜一筹,可是RC的性能上没差。尤其到了sub-0.1um时代的时候,cost和scalability就变得很重要了。这个时候tsmc才告诉别人为什么当初选择AMAT,因为AMAT的Black Diamond的热膨胀系数和Stress都比较好,而SiLK很容易crack和peeling。不过到了sub-0.1nm时代还是要走回SOD的low-K技术,因为CVD没法做porus。(http://www.eetimes.com/document.asp?doc_id=1227826)

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

 

再来讲一下如何降低“R”,由于Moore's law的scaling,所以Metal line一直在变小,所以阻抗会越来越高,那就只能选择低电阻率的金属互连了,在0.25um~0.11um时代我们用的都还是铝(Al),它的电阻率是2.67μΩ.cm,比它电阻率低的还有Au(2.35)、Cu(1.67)、Ag(1.63)。金和银Cost比较高,而且对FAB来讲他们的活性太高很容导致GOX漏电,所以选择了Cu代替Al,降低了36%的电阻率。

但是Cu的Process比较麻烦,传统的铝在做Metal Line直接可以用BCL3+Cl2就可以吃掉Al形成AlCl3气态挥发物走掉,但是Cu没有蚀刻的gas生成物,所以没法用蚀刻吃Metal Line,所以只能用Cu-CMP的Damascene工艺,它非常类似W-Plug的process,先把line在Oxide上开好长条的坑,然后Cu-Sputter,然后在Cu-CMP把表面的Cu磨掉就留下了Metal line。再后来发展出Dual-Damascene,就是把洞和Line分两次光刻和蚀刻都挖好,然后再做Cu-Sputter,然后一次性磨掉。

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

再说说这个Cu的制程技术吧,传统的Al沉积都是采用PVD,用Plasma轰击Al-target,然后铝原子掉落到Wafer表面。然而这种PVD技术最大的缺陷就是台阶覆盖(Step Coverage),在纳米时代的铜制程上肯定无法使用了,早起的Cu沉积技术是用CVD制程技术(类似W-CVD),只是这里Vapor不是Cu的气态化合物(因为Cu没有气态化合物),所以必须用Cu的液态溶液通过Carrier gas携带进入Chamber去反应,而这个Cu的液态溶液就是CuSO4,Carrier Gas是Ar,这种技术的填洞能力非常好,而且很便宜机台很好maintain,但是它不好的地方在于(111)质地比较差而且非常粗糙。所以后来发展出电镀技术(Electroplating),它还是用CuSO4溶液,Wafer在阴极上旋转,CuSO4溶液从阳极向阴极溢流在阴极板上发生置换反应(Cu2++2e=Cu),而且它的反应需要被fine tune来达到Buttom-up的fill效果(确保从底部沉积,不会产生gap)。但是这种反应必须要在Wafer表面先镀一层Cu的Seed layer,而这个Cu-Seed可以用PVD或者CVD也可以ALD沉积上去。这种Cu的沉积方式Step coverage近乎完美几乎和0.25um-node的WCMP差不多,而且他的(111)质地非常好,而且Grain size也比较大。

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

除了Cu沉积,还有一个就是和传统的铝一样,底部还得有一层Barrier/Adhesion,因为Cu在SiO2里面的扩散系数很快,很容穿透到Si里面导致SiO2漏电或者Junction漏电,FAB里面是很忌讳Cu和金等重金属的。第二个是Cu与SiO2的粘附性不好,所以必须要有一层film类似以前的铝制程的Ti/TiN充当Barrier和Adhesion。当然这个barrier必须具备CMP能够磨地掉、阻抗不能太高、与SiO2和Cu的粘附性都要好、还有就是热稳定性好,最关键的还有一点就是Step Coverage要完美(0.35um时代用PVD-TiN,以后就是CVD-TiN了,就是因为台阶覆盖)。所以最后的选择就是Ta和TaNx。而且这个barrier也和seed一样可以通过PVD、CVD、ALD沉积,最好的应该是ALD或者SIP(Self-Ionized PVD)的方式来沉积。

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

 

接下来讲一下Cu-CMP吧,Cu-CMP的挑战没有Cu-沉积那么有挑战了,毕竟只是Polish而已,不过这个Polish比W-CMP还是有挑战,起码W-CMP是比较soft的,但是Cu是比较硬的,所以很容易有刮伤。第二个是Cu-CMP必须要磨掉barrier (Ta/TaN),所以选择比很重要一不小心就overpolish造成erosion或者dishing了(Cu-沉积的Uniformity很差)。

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》

最后还有一个问题是Cu-CMP之后,Cu的氧化特性会带来另外的问题,虽然Cu的氧化速率慢(激活能~1eV),但是生成的氧化铜多孔的所以与后面层的粘附性比较差而且会一直氧化下去(而铝初始氧化层是Al2O3是稳定的保护层,所以蚀刻必须要有BCL3去轰击它),所以如果Cu被氧化会导致它的阻抗以及稳定性变差,所以需要一层密封层(Sealant Layer)来防止Cu氧化,它就是SiN了。

最后稍微讲一下可靠性,Metal的可靠性就是电迁移了(EM),Cu的可靠性肯定比铝强,不然传统工艺就不叫AlCu了,掺铜就是为了抗电迁移。而且Cu也没有Bamboo-effect了。但是Cu唯一的可靠性问题就是Stress induced Void,而且好发在Via下面的Cu线附近,主要是因为Cu里面的Vacancies/Void(空位)由于受到tensile strees被吸到Via下面,所以在大电流下就被推走了。而这个Vacancies/Void主要是Cu在CVD的chamber(Sealant)里面高温形成的,所以Sealant的温度很重要。这也是Cu制程主要的可靠性杀手!

芯片速度的革命-《Cu互连和Low-K介质》-《芯苑》