栅极介质层的质量评估 (GOI)-《芯苑》

随着MOSFET的尺寸越来越小,栅极介质层的厚度也是越来越薄。作为MOSFET的核心,Gate OXide的可靠性一直都是最主要的制约器件是否可以量产的因素之一。前面我们几乎讲完了Gate Electrode和Gate Dielectric两个部分,今天我们该趁热打铁把Gate Dielectric的可靠性讲完,其实就是我们FAB里面经常讲的GOI测试。

随着GOX的一直无限制的减薄,我们面临的问题是栅极漏电直接变得不可忽略,甚至直接导致Gate进入热击穿而烧毁,所以评估栅极抗压能力将是这个器件寿命的重要指标。

栅极介质层的质量评估 (GOI)-《芯苑》

在评估Gate Dielectric的效能之前,我们先讨论下通常Gate Dielectric都是怎么失效的,然后根据它的失效机理再去想怎么评估会比较能理解和记忆。

如上所述,我们GOX一直在down薄,到了0.13um甚至<20A了,当厚度减小带来的直接问题就是Gate对衬底的电场显著提高了,那这个栅极介质层也不会持续 保持他的绝缘性了,会发生Quantum Mechanical Tunneling导致直接漏电。通常这种Tunneling有两种方式,F-N tunneling和Direct tunneling (上一篇文章<Gate Dielectric>已经讲过了)。

栅极介质层的质量评估 (GOI)-《芯苑》

 

上面都是讲的减薄会带来的direct tunneling问题,这种只能靠提高介质常数来等效换取厚度了,类似的理论在我们Low-End process里面也有比如用ONO Capacitor代替HTO Capacitor换取高BV的电容。那F-N Tunneling呢?它是一个类似Trap Assisted (陷阱辅助)的隧穿,字面理解就知道它一定的借助于Trap,而这个trap从哪里来?它就是栅极氧化层被损伤了或者没长好带来的缺陷陷阱中心,我们称之为栅极氧化层损伤(damage),下面介绍下GOX损伤的几种机理。

首先,Si/SiO2的界面有一个突然的过渡(Abrupt Transition)导致界面的Si无法找到Si和O与其形成共价键,所以产生了很多界面态(Dit)。其次在热生长过程中,在GOX体内也会产生局部不完整的陷阱(traps),而这个陷阱可以俘获电子和空穴,当然除了界面陷阱外,这个Bulk traps应该是不应该有或者需要降低的。而界面陷阱我们只能靠后天去填补,让它不要祸害别人就行。但是Bulk traps会发生F-N tunneling导致电子跃迁进入GOX的导带,这些电子在电场作用下得到足够的能量并且在晶格散射(Lattice Scattering)过程中损失掉,如果损失的过量(Excess)的话(3~9eV),它会撞击晶格产生新的traps。而这种损失过量能量的方式有很多种,但是共性都是键被打断了(Bond Breaking)形成trap。如果这些被打断的键足够多的话,多个trap重叠形成导电通道就击穿了,就会有更多的电子进入而进一步导致栅极介质层击穿(breakdown)。

栅极介质层的质量评估 (GOI)-《芯苑》

当然栅极介质层的击穿可以分为两种,一种叫做本征击穿,一种叫做非本征击穿。前者本征击穿起始于均匀的界面但是没发生击穿,通常它会找到一个“薄弱点”(Weak Spot)来产生一个损伤集中区(Cluster)。而这种损伤会起始于阳极(Anode)和阴极(Cathode)两边,最终两边向中间扩展穿过整个GOX区域导致击穿,通常本征击穿都是由于清洗不干净或者沾污造成的。

栅极介质层的质量评估 (GOI)-《芯苑》

而非本征击穿则起始于GOX内部非本征缺陷导致的击穿。它主要是由于SiO2中的针孔、微裂缝、纤维丝、杂质等引起的,是SiO2膜中薄弱环节处的击穿,不能反应SiO2膜本身的固有特征。

栅极介质层的质量评估 (GOI)-《芯苑》

好了,上面讲完了栅极氧化层一般都有哪些问题以及击穿机理了,现在我们来讲讲栅极氧化层完整性(GOI: Gate Oxide Integrity)该如何测试吧,也就是我们通常讲的GOI qual或者WAT的Vbd测试。GOI全称是Gate Oxide Integrity,即栅氧化物完整性。它主要表明栅氧化物电学上“完整”。MOS器件失效的重要原因是栅氧化物的击穿。一定程度上而言,MOS器件可靠性的同义词就是GOI。

我们书本上讲理想的GOX的击穿电场是8MV/cm,当然能达到这个估计也没什么可以挑剔的了,如果还要improve估计只能靠Si亚表面附近的氧沉淀了。而通常处于3~8MV/cm (~2.3*Vcc)就是我们讲的B模式(B-mode),一般情况下是由于COP (COP: Crystal Originated Particle, 凹坑侧壁GOX易变薄)或者边缘氧化层变薄导致的。

栅极介质层的质量评估 (GOI)-《芯苑》

还有一种击穿电场<3MV/cm (~Vcc)的,这是瞬间失效,所以就是我们常讲的A模式(A-mode),一般都是针孔缺陷或金属污染。这里不得不讲讲针孔缺陷(pin-hole),它一般都是由于表面颗粒造成的,栅氧长不好,导致这里局部电场线弯曲集中而击穿。

栅极介质层的质量评估 (GOI)-《芯苑》

而评估GOI的测试方法来源于业界标准JEDEC35里面规定的V-ramp和J-Ramp。主要有如下几种:

1、扫描电压(Ramp Voltage Stress、 V-Ramp):流程以一个预测试(Pre-test)开始,它是用来测试初始时氧化层的完整性。在预测试的过程中,在待测器件(DUT,Device Under Test)上加一个常压(Vuse)加并测试氧化层漏电流。如果确定氧化层是正常的,之后会加上一个线性的电压(Linear voltage ramp)直到氧化层产生失效。V-Ramp测试会得到一个线性的电压曲线,且测试是从低压开始,所以它善于检测低电场下的失效,但是在高电场下的解析度(Resolution)很弱。所以常常被用于测算初始死亡率(Infant mortality)和较大测试结构(test structures)中的低电场失效,比如外部失效(Extrinsic failures)。FAB里面通常主要用V-ramp就够了,除非特殊应用,比如Automotive。

栅极介质层的质量评估 (GOI)-《芯苑》

栅极介质层的质量评估 (GOI)-《芯苑》

2、扫描电流法(J-Ramp):J-Ramp的测试方法和V-Ramp类似,也是以一个预测试(Pre-test)开始。在这个预测试中,加一个常数电流(Typically 1uA),测试电压。如果DUT是正常的,之后会加一个上升的步进电流对数(Increasing logarithmic step current),直到测出的电压比先前测出的值(Vpre)下降了15%或者更多,或者超出了先前定义的电荷限值(charge limit)。J-Rmap测试会得到一个上升的电流对数曲线直到氧化层被击穿,而且它的测试是从一个相对较高的电压开始,所以它的低电场解析度较低而高电场解析度较高。J-Ramp常被用于较小的测试结构中,测算那些被认为是内在原因造成的氧化层失效。

这些听起来都是相当简单,但是在测试流程中会遇到一些困难。为了测算出精确的VBD和QBD,电压或电流的步进时间(step time)必须尽可能的均匀和精确。实际情况是,通过外部电脑(External PC)精确的控制步进时间(step time)可能是很困难的,因为受到了如下因素所限:外部电脑的的内部时钟(Internal clock)的解析度(resolution)和精确度(accuracy)。同样,仪器的影响,比如范围变化(range change),也能产生无法预料的步进时间变化(step-time variations)。所以对仪器的要求以及程序Step time和Hold time的设定很重要。

讲完了GOI的测试,再来讲一下GOI的测试图形(Test Vehicle, pattern)如何设计?这也是业界标准的。

主要有OD bulk,Poly Finger,OD Finger,然后各自分NW和PW。所以一共有6组pattern,具体的尺寸也是标准里面定义好的,OD bulk主要是看GOX本身有没有问题的,所以是看面积(面积越大越容易抓到defect),设计面积是1,000,000um2。而Poly finger和OD finger通常是用来看poly和OD边缘的damage或者鸟嘴/STI coner是否有weakness,所以主要看finger的周长,当然实际现在也是看面积,可以根据line/space来换算的。

栅极介质层的质量评估 (GOI)-《芯苑》

最后说一下,一般情况下GOI fail主要的factor都有哪些?共性看起来plasma和substrate还有clean和oxidation比较重要。

1. Bulk fail: 主要来自clean、plasma、substrate、defect、Oxidation

2. OD fail: STI, RPO etch, plasma, substrate, clean, oxidation

3. Poly: poly etch, poly oxidation, S/D implant, SW_ET, plasma, Salicidation, Substrate, clean, oxiation.

一般来讲只fail NW主要是来自plasma,如果只fail PW则可能是Substrate和COP。但不要教条啊,只是一般情况哦。

好吧,到此应该差不多了,最后还有一个叫做软击穿的(Soft Breakdown),这个东西在极薄的氧化层中,击穿可能并不是那么容易察觉的。当软击穿(Soft breakdown)发生时,不会出现电流的大幅上升。经常在软击穿(Soft breakdown)发生后,氧化层可能仍然会表显出一些隔绝(insulate)特性,尽管这些特性已经发生了严重的退化(degraded)。软击穿(Soft breakdown)对V-Ramp和J-Ramp 测试提出了额外的(additional)的挑战。因为软击穿(Soft breakdown)的造成的电流电压变化并不显著,所以检测它变得更加困难,必须要快速反应以及低电流小噪声的SMU才可以。

还有一种就是TDDB(Time Dependent Dielectric Breakdown),这种特别费时,除了Automotive几乎应该不用了。

GOI evaluation: http://pan.baidu.com/s/1eQ4MfXw

GOI JEDEC35: http://pan.baidu.com/s/1gdAjRbX

栅极介质层的质量评估 (GOI)-《芯苑》